aes
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：8KB
下载次数：50
上传日期：2015-12-23 21:00:13
上 传 者：
pxkms99
说明： 利用verilog实现AES加密功能，S盒的实现方式有两种，一种是查找表的方式，一种是计算的方式。
(Use verilog implementation AES encryption, there are two kinds of S box is implemented, a way is look-up table , a way is calculation.)
文件列表:
aes (0, 2015-12-23)
aes\aes.v (1344, 2014-04-15)
aes\aes_core.v (14604, 2014-04-15)
aes\aes_key_expand.v (3316, 2014-04-15)
aes\aes_rconst.v (2250, 2014-04-15)
aes\aes_sbox_comp.v (6272, 2014-04-15)
aes\aes_sbox_lut.v (6938, 2014-04-15)
aes\defines.v (73, 2014-04-15)
aes\timescale.v (22, 2014-04-15)
近期下载者：
相关文件：
收藏者：