ug612
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：1889KB
下载次数：4
上传日期：2016-01-20 17:16:30
上 传 者：
CrazyICer
说明： xilinx的时钟约束指导，适合新手学习
(xilinx clock constraint guidance documents for novices to learn)
文件列表:
ug612.pdf (4215274, 2016-01-07)
近期下载者：
相关文件：
收藏者：