cp_model

所属分类:VHDL/FPGA/Verilog
开发工具:VHDL
文件大小:1KB
下载次数:6
上传日期:2016-02-16 20:46:31
上 传 者volcanozhd
说明:  原创协处理模型,异步并行接口,verilog实现,可作为仿真testbench用
(Co-processing model, asynchronous parallel interface, verilog achieve, can be used as a simulation testbench)

文件列表:
cp_model.v (4042, 2008-07-14)

近期下载者

相关文件


收藏者