Multiplier
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：25KB
下载次数：1
上传日期：2016-05-16 16:20:28
上 传 者：
MQmanzhushahua
说明： 设计一个能进行两个十进制数相乘的乘法器，乘数和被乘数均小于100。
(Can design a multiplier multiplying two decimal numbers, the multiplier and multiplicand are less than 100.)
文件列表:
Multiplier.doc (48128, 2016-05-16)
近期下载者：
相关文件：
收藏者：