RS(204-188)decoder_verilog
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：14KB
下载次数：10
上传日期：2016-06-12 16:31:51
上 传 者：
night@demon
说明： 采用verilog实现的有限域GF(28)弱对偶基乘法器，本原多项式: p(x) = x^8 + x^4 + x^3 + x^2 + 1 ，多项式基: {1, a^1, a^2, a^3, a^4, a^5, a^6, a^7}，弱对偶基: {1+a^2, a^1, 1, a^7, a^6, a^5, a^4, a^3+a^7}
(Verilog achieved using the finite field GF (28) weak dual basis multiplier)
文件列表:
RS(204,188)译码器verilog设计\code\BM_KES.v (5102, 2013-09-29)
RS(204,188)译码器verilog设计\code\CheinSearch.v (3006, 2013-09-29)
RS(204,188)译码器verilog设计\code\ff_mul.v (5001, 2013-09-29)
RS(204,188)译码器verilog设计\code\forney.v (9387, 2013-09-29)
RS(204,188)译码器verilog设计\code\ROM_INV.mif (3452, 2013-09-29)
RS(204,188)译码器verilog设计\code\rom_inv.v (5824, 2013-09-29)
RS(204,188)译码器verilog设计\code\rom_power.mif (3447, 2013-09-29)
RS(204,188)译码器verilog设计\code\rom_power.v (5846, 2013-09-29)
RS(204,188)译码器verilog设计\code\RS(204,188)译码器说明.txt (450, 2013-09-29)
RS(204,188)译码器verilog设计\code\rs_decoder.v (1940, 2013-09-29)
RS(204,188)译码器verilog设计\code\SyndromeCalc.v (2694, 2013-09-29)
RS(204,188)译码器verilog设计\code (0, 2016-06-10)
RS(204,188)译码器verilog设计 (0, 2016-06-10)
近期下载者：
相关文件：
收藏者：