sinout 联合开发网

Pudn.com > 下载中心 > VHDL/FPGA/Verilog > sinout

sinout

所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：1KB
下载次数：2
上传日期：2016-08-05 17:45:27
上传者：sunfanf

说明：结合MATLAB使用dsp builder编写正弦信号发生器，然后转换成VHDL语言
(dsp builder)

文件列表:

sinout.vhd (1021, 2016-08-04)

近期下载者：

相关文件：

收藏者：