bei
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：1KB
下载次数：24
上传日期：2011-03-29 20:14:26
上 传 者：
hjwen
说明： 应用VHDL语言写的倍频器，通过对高频信号的分频得到较低频率信号的倍频
(Applications written in VHDL multiplier, high-frequency signals through low frequency signal divided by the frequency)
文件列表:
bei.v (402, 2009-06-21)
beipin.v (1736, 2011-03-29)
近期下载者：
相关文件：
收藏者：