fpdiv_vhdl四位除法器
所属分类：VHDL/FPGA/Verilog
开发工具：Others
文件大小：1KB
下载次数：32
上传日期：2006-02-23 10:27:36
上 传 者：
20022224
说明： fpdiv_vhdl四位除法器
-- DESCRIPTION : Signed divider
-- A (A) input width : 4
-- B (B) input width : 4
-- Q (data_out) output width : 4
-- DIV_BY_0 (DIVz) output active : high
(fpdiv_vhdl four divider-- DESCRIPTION : Signed divider-- A (A) input width : 4-- B (B) input width : 4-- Q (data_out) output width : 4-- DIV_BY_0 (DIVz) output active : high)
文件列表:
fpdiv_vhdl四位除法器.txt (2245, 2005-06-14)
近期下载者：
相关文件：
收藏者：