gate_consctruct
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：4KB
下载次数：1
上传日期：2016-11-15 22:06:11
上 传 者：
法克压
说明： verilog语言编程，通过编程演示门级建模的使用方法，程序简单易懂，易上手。
(verilog programming language by using the method of programming demo gate-level modeling procedures easy to understand, approachable.)
文件列表:
gate_consctruct.v (1374, 2016-09-26)
gate_consctruct_tb.v (1516, 2016-09-26)
gate_dataflow.v (1308, 2012-01-06)
gate_dataflow_tb.v (1415, 2012-01-06)
gate_beh.v (1460, 2012-01-07)
gate_beh_tb.v (1390, 2012-01-07)
近期下载者：
相关文件：
收藏者：