seg_display
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：2KB
下载次数：4
上传日期：2016-11-15 22:08:33
上 传 者：
法克压
说明： verilog语言编程，通过编程实现伪随机码的产生，程序简单易懂，易上手，带测试平台文件
(verilog language programming, programming produced by pseudo-random code, the program easy to understand, approachable, with a test-platform file)
文件列表:
seg_display.v (2283, 2016-11-02)
seg_display_tb.v (1435, 2016-11-02)
近期下载者：
相关文件：
收藏者：