mult
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：2KB
下载次数：95
上传日期：2011-04-06 21:28:27
上 传 者：
158721196
说明： 32位浮点乘法器的源代码，用verilog来实现的
(32-bit floating point multiplier source code to achieve with verilog)
文件列表:
mult.vhd (6339, 2011-12-16)
近期下载者：
相关文件：
收藏者：