ALU
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：3KB
下载次数：27
上传日期：2011-04-14 12:35:41
上 传 者：
garfee
说明： verilog硬件仿真，实现32-bit RISC微处理器的算数逻辑单仿真元(ALU),实现加减运算、逻辑运算、移位运算。仿真级别为RTL级。
(verilog hardware simulation, to achieve 32-bit RISC microprocessor arithmetic logic one simulation element (ALU), to achieve addition and subtraction operations, logic operations, shift operations. RTL-level simulation level.)
文件列表:
adder.v (1880, 2011-01-18)
ALU.v (640, 2011-01-20)
logic32.v (1466, 2011-01-20)
shifter.v (5863, 2011-01-20)
近期下载者：
相关文件：
收藏者：