dfe_filter
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：2KB
下载次数：10
上传日期：2017-04-20 16:00:45
上 传 者：
MrDouDou
说明： DEF算法的FIR滤波器verilog代码，内有乘法器IP核，可直接仿真使用
(DEF algorithm for FIR filter verilog code with multiplier IP core, can be directly used simulation)
文件列表:
dfe_filter\dfe_filter.v (2486, 2007-10-02)
dfe_filter\dfe_mult.xco (1248, 2007-10-02)
dfe_filter (0, 2017-04-20)
近期下载者：
相关文件：
收藏者：