_MATLAB_AND_FPGA_AlteraVerilog

所属分类:VHDL/FPGA/Verilog
开发工具:VHDL
文件大小:49718KB
下载次数:46
上传日期:2017-04-28 11:34:28
上 传 者不言中
说明:  数字通信同步技术的MATLAB与FPGA实现 Altera/Verilog版
( U6570 u5B57 u901A u4FE1 u540C u6B65 u6280 u672F u7684MATLAB u4E0EFPGA u5B9E u73B0 Altera/Verilog u7248)

文件列表:
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\incremental_db\compiled_partitions\SymbExam.db_info (138, 2014-05-18)
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\incremental_db\compiled_partitions\SymbExam.root_partition.cmp.ammdb (278, 2014-08-16)
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\incremental_db\compiled_partitions\SymbExam.root_partition.cmp.cdb (2567, 2014-08-16)
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\incremental_db\compiled_partitions\SymbExam.root_partition.cmp.dfp (33, 2014-08-16)
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\incremental_db\compiled_partitions\SymbExam.root_partition.cmp.hdb (10438, 2014-08-16)
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\incremental_db\compiled_partitions\SymbExam.root_partition.cmp.kpt (203, 2014-08-16)
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\incremental_db\compiled_partitions\SymbExam.root_partition.cmp.logdb (4, 2014-08-16)
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\incremental_db\compiled_partitions\SymbExam.root_partition.cmp.rcfdb (2273, 2014-08-16)
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\incremental_db\compiled_partitions\SymbExam.root_partition.map.cdb (1486, 2014-08-16)
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\incremental_db\compiled_partitions\SymbExam.root_partition.map.dpi (662, 2014-08-16)
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\incremental_db\compiled_partitions\SymbExam.root_partition.map.hbdb.cdb (629, 2014-08-16)
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\incremental_db\compiled_partitions\SymbExam.root_partition.map.hbdb.hb_info (46, 2014-08-16)
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\incremental_db\compiled_partitions\SymbExam.root_partition.map.hbdb.hdb (9835, 2014-08-16)
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\incremental_db\compiled_partitions\SymbExam.root_partition.map.hbdb.sig (32, 2014-08-16)
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\incremental_db\compiled_partitions\SymbExam.root_partition.map.hdb (9933, 2014-08-16)
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\incremental_db\compiled_partitions\SymbExam.root_partition.map.kpt (208, 2014-08-16)
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\quartus_nativelink_synthesis.log (1182, 2014-08-16)
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\simulation\modelsim\modelsim.ini (11131, 2014-08-17)
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\simulation\modelsim\msim_transcript (2180, 2014-08-17)
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\simulation\modelsim\rtl_work\@symb@exam\verilog.prw (386, 2014-08-17)
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\simulation\modelsim\rtl_work\@symb@exam\verilog.psm (4768, 2014-08-17)
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\simulation\modelsim\rtl_work\@symb@exam\_primary.dat (453, 2014-08-17)
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\simulation\modelsim\rtl_work\@symb@exam\_primary.dbs (764, 2014-08-17)
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\simulation\modelsim\rtl_work\@symb@exam\_primary.vhd (340, 2014-08-17)
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\simulation\modelsim\rtl_work\@symb@exam_vlg_tst\verilog.prw (530, 2014-08-17)
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\simulation\modelsim\rtl_work\@symb@exam_vlg_tst\verilog.psm (8976, 2014-08-17)
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\simulation\modelsim\rtl_work\@symb@exam_vlg_tst\_primary.dat (795, 2014-08-17)
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\simulation\modelsim\rtl_work\@symb@exam_vlg_tst\_primary.dbs (980, 2014-08-17)
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\simulation\modelsim\rtl_work\@symb@exam_vlg_tst\_primary.vhd (585, 2014-08-17)
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\simulation\modelsim\rtl_work\_info (1529, 2014-08-17)
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\simulation\modelsim\rtl_work\_vmake (26, 2014-08-17)
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\simulation\modelsim\SymbExam.sft (353, 2014-08-16)
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\simulation\modelsim\SymbExam.vo (11543, 2014-08-16)
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\simulation\modelsim\SymbExam.vt (2593, 2014-05-18)
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\simulation\modelsim\SymbExam.vt.bak (3042, 2014-05-18)
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\simulation\modelsim\SymbExam_8_1200mv_0c_slow.vo (11560, 2014-08-16)
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\simulation\modelsim\SymbExam_8_1200mv_0c_v_slow.sdo (6946, 2014-08-16)
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\simulation\modelsim\SymbExam_8_1200mv_85c_slow.vo (11561, 2014-08-16)
数字通信同步技术的MATLAB与FPGA实现:AlteraVerilog版\数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版\Chapter_2\E2_1_SymbExam\simulation\modelsim\SymbExam_8_1200mv_85c_v_slow.sdo (6950, 2014-08-16)
... ...

This folder contains data for incremental compilation. The compiled_partitions sub-folder contains previous compilation results for each partition. As long as this folder is preserved, incremental compilation results from earlier compiles can be re-used. To perform a clean compilation from source files for all partitions, both the db and incremental_db folder should be removed. The imported_partitions sub-folder contains the last imported QXP for each imported partition. As long as this folder is preserved, imported partitions will be automatically re-imported when the db or incremental_db/compiled_partitions folders are removed.

近期下载者

相关文件


收藏者