[verilog]dcfifo_256x32
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：1KB
下载次数：3
上传日期：2017-05-10 13:25:41
上 传 者：
Adrianer
说明： 双时钟域FIFO
(This is self-defined Dual-Clock FIFO, using logic lut resources.
Dual-Clock FIFO,
Depth: 256
Width: 32
USEDW: Y
FULLL:Y
EMPTY:Y)
文件列表:
[verilog]dcfifo_256x32.v (1285, 2017-05-10)
近期下载者：
相关文件：
收藏者：