src
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：29KB
下载次数：5
上传日期：2017-07-01 09:42:04
上 传 者：
WOO8
说明： 使用FPGA+DAC产生DDS，可变频率
(user FPGA and DAC generate DDS)
文件列表:
src\AD9777.v (8171, 2013-08-27)
src\ADD_32bit.v (723, 2013-08-25)
src\ADD_32bit.v.bak (41, 2013-08-25)
src\ADD_SUM.bsf (2777, 2013-08-25)
src\ADD_SUM.qip (456, 2013-08-25)
src\ADD_SUM.v (5119, 2013-08-25)
src\ADD_SUM_bb.v (4340, 2013-08-25)
src\ADD_SUM_syn.v (6290, 2013-08-25)
src\Bit10_Multiplexer.v (234, 2013-08-25)
src\Bit10_Multiplexer.v.bak (47, 2013-08-25)
src\Bus_Conversion.v (322, 2013-08-25)
src\Bus_Conversion.v.bak (21, 2013-08-25)
src\Data_Builder.v (196, 2013-08-25)
src\Data_Builder.v.bak (42, 2013-08-25)
src\DDS_rom1.m (518, 2013-04-16)
src\Delay_1bit.v (401, 2013-08-25)
src\Delay_1bit.v.bak (40, 2013-08-25)
src\greybox_tmp\cbx_args.txt (212, 2013-08-25)
src\MY_DDS.bdf (26780, 2013-08-27)
src\Not_rom_data.v (179, 2013-08-25)
src\Not_rom_data.v.bak (44, 2013-08-25)
src\Not_ture_data.v (187, 2013-08-25)
src\Not_ture_data.v.bak (41, 2013-08-25)
src\Romdata_15bits_Multiplexer.v (312, 2013-08-25)
src\Romdata_15bits_Multiplexer.v.bak (58, 2013-08-25)
src\sin1.mif (12005, 2013-08-25)
src\Sin_rom.bsf (3071, 2013-08-25)
src\Sin_rom.qip (456, 2013-08-25)
src\Sin_rom.v (6544, 2013-08-25)
src\Sin_rom_bb.v (5134, 2013-08-25)
src\Sin_rom_syn.v (38578, 2013-08-25)
src\SPI.v (8123, 2013-08-27)
src\Start_dds.v (290, 2013-08-27)
src\Start_dds.v.bak (37, 2013-08-27)
src\greybox_tmp (0, 2014-10-29)
src (0, 2014-10-29)
近期下载者：
相关文件：
收藏者：