RegCPUData

所属分类:VHDL/FPGA/Verilog
开发工具:Verilog
文件大小:1KB
下载次数:2
上传日期:2017-07-21 21:17:44
上 传 者490532
说明:  虽然FPGA实现并口输出是一个最简单的,但还是考虑用parameter的参数化方法来配置,这样在使用多个并口时,可以配置并口的宽度和并口的地址,应该更加方便。
(Although FPGA parallel output is one of the most simple thing, but still consider using the parametric method to configure it, so that the use of multiple parallel port, parallel port can be configured the width of the parallel and the port address. It could be more convenient.)

文件列表:
RegCPUData.v (870, 2017-07-16)
Reg_int.v (4117, 2017-07-21)

近期下载者

相关文件


收藏者