AXI slave
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：1KB
下载次数：68
上传日期：2017-08-18 10:37:05
上 传 者：
天地孤影i
说明： 使用verilog语言实现了AXI总线通信协议的从机部分
(The slave part of AXI bus communication protocol is realized by using Verilog language)
文件列表:
AXI slave.v (6083, 2017-07-12)
近期下载者：
相关文件：
收藏者：