异步FIFO设计
所属分类：其他
开发工具：Verilog
文件大小：419KB
下载次数：1
上传日期：2017-09-08 15:09:34
上 传 者：
见到过的都是
说明： 经典的异步FIFO设计，First Input First Output的缩写，先入先出队列，这是一种传统的按序执行方法，先进入的指令先完成并引退，跟着才执行第二条指令。
(Classic asynchronous FIFO design)
文件列表:
异步FIFO设计.docx (497086, 2016-07-19)
近期下载者：
相关文件：
收藏者：