DDC中的抽取滤波器设计及FPGA实现
所属分类：VHDL/FPGA/Verilog
开发工具：Verilog
文件大小：461KB
下载次数：8
上传日期：2017-10-07 21:13:41
上 传 者：
davidbmd
说明： 本文对下变频模块中抽取滤波进行了详细的分析，并详细阐述了其FPGA的实现过程和方法
(In this paper, the decimation filtering in the down conversion module is analyzed in detail, and the realization process and method of FPGA are discussed in detail)
文件列表:
DDC中的抽取滤波器设计及FPGA实现.pdf (483042, 2007-12-29)
近期下载者：
相关文件：
收藏者：