uart
所属分类：VHDL/FPGA/Verilog
开发工具：Verilog
文件大小：6KB
下载次数：8
上传日期：2017-10-10 10:32:42
上 传 者：
Nate777
说明： 实现串口发送和接收功能，数据处理模块可自行修改。
(Serial port to send and receive functions, data processing module can modify its own.)
文件列表:
串口\data_handle.v (2656, 2017-05-11)
串口\data_handle.v- (2656, 2017-05-11)
串口\uart_rx.v (3093, 2017-05-11)
串口\uart_rx.v- (3093, 2017-05-11)
串口\uart_top.v (1185, 2017-05-11)
串口\uart_top.v- (1185, 2017-05-11)
串口\uart_tx.v (2917, 2017-05-11)
串口\uart_tx.v- (2917, 2017-05-11)
串口 (0, 2017-05-22)
近期下载者：
相关文件：
收藏者：