Clock_gen
所属分类：其他
开发工具：Verilog
文件大小：1KB
下载次数：1
上传日期：2017-10-19 16:54:57
上 传 者：
5688959
说明： 串口时钟生成文件，实际测试过，功能可以实现，信号已经标注
(Serial clock generation file, the actual test, the function can be achieved, the signal has been marked)
文件列表:
Clock_gen.v (2867, 2016-08-08)
近期下载者：
相关文件：
收藏者：