src
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：34KB
下载次数：8
上传日期：2017-10-23 19:40:19
上 传 者：
preman
说明： 初始化DDS模块，使能正线性扫频，参数化设置
(DDS code VHDL parameter setting)
文件列表:
src\ad9914_lfm.ucf (5345, 2017-03-14)
src\ad9914_lfm.vhd (48618, 2017-04-12)
src\back\ad9914_lfm_20170330t17.vhd (47187, 2017-03-29)
src\back\rc20_c_type_proessing_board.ucf (15772, 2017-02-14)
src\back\rc20_c_type_proessing_board.vhd (59793, 2017-02-14)
src\back\rc20_c_type_proessing_board_ngc.ucf (16119, 2017-02-14)
src\back\rc20_c_type_proessing_board_ngc.vhd (28034, 2017-02-14)
src\rc20_c_type_proessing_board.vhd (3326, 2017-02-14)
src\rc57_wb_fs.vhd (104115, 2017-02-14)
src\back (0, 2017-05-06)
src (0, 2017-05-06)
近期下载者：
相关文件：
收藏者：