y210
所属分类：VHDL/FPGA/Verilog
开发工具：Verilog
文件大小：1KB
下载次数：3
上传日期：2017-10-30 20:14:30
上 传 者：
miaomiaojiang
说明： 三八译码器，四位加法器，EDA实验，用verilog编写
(EDA experiment with verilog language)
文件列表:
adder4.v (1981, 2017-05-11)
y210.v (710, 2017-05-11)
y38.v (605, 2017-05-11)
近期下载者：
相关文件：
收藏者：