clock1 联合开发网

Pudn.com > 下载中心 > VHDL/FPGA/Verilog > clock1

clock1

时钟 EDA

所属分类：VHDL/FPGA/Verilog
开发工具：Verilog
文件大小：1KB
下载次数：1
上传日期：2017-10-30 20:16:52
上传者：miaomiaojiang

说明：时钟显示程序，EDA实验，用verilog语言编写
(EDA experiment with verilog language)

文件列表:

clock1.v (3630, 2017-06-01)

近期下载者：

相关文件：

收藏者：