ahb
所属分类：VHDL/FPGA/Verilog
开发工具：Verilog
文件大小：36KB
下载次数：35
上传日期：2017-11-05 17:24:09
上 传 者：
落叶无情1992
说明： verilog实现AHB总线上的主从控制，在fpga上验证通过
(Verilog realizes master slave control on AHB bus and verifies it on FPGA)
文件列表:
ahb_sdr\tb\mt48lc4m32b2.v (48840, 2008-11-19)
ahb_sdr\tb\tb_sdr.v (5747, 2008-12-05)
ahb_sdr\src\verilog\ahb_sdrctrl.v (26061, 2008-12-05)
ahb_sdr\src\verilog\defines.v (3708, 2008-10-16)
ahb_sdr\sim\modelSim\sim_gui.bat (15, 2008-09-27)
ahb_sdr\sim\modelSim\sim.do (2581, 2008-11-22)
ahb_sdr\sim\modelSim\transcript (13171, 2008-12-05)
ahb_sdr\sim\modelSim\signal.f (666, 2008-12-05)
ahb_sdr\doc\design\Thumbs.db (27136, 2008-10-23)
ahb_sdr\src\vhdl (0, 2008-10-08)
ahb_sdr\src\verilog (0, 2008-10-08)
ahb_sdr\sim\modelSim (0, 2008-10-08)
ahb_sdr\sim\vcs (0, 2008-10-08)
ahb_sdr\syn\synopsys (0, 2008-10-08)
ahb_sdr\syn\ise (0, 2008-10-08)
ahb_sdr\syn\synplify (0, 2008-10-08)
ahb_sdr\doc\verification (0, 2008-10-08)
ahb_sdr\doc\design (0, 2008-10-08)
ahb_sdr\tb (0, 2008-10-08)
ahb_sdr\c (0, 2008-10-08)
ahb_sdr\src (0, 2008-10-08)
ahb_sdr\sim (0, 2008-10-08)
ahb_sdr\syn (0, 2008-10-08)
ahb_sdr\doc (0, 2008-10-08)
ahb_sdr (0, 2008-10-08)
近期下载者：
相关文件：
收藏者：