project2
所属分类：VHDL/FPGA/Verilog
开发工具：Verilog
文件大小：114KB
下载次数：4
上传日期：2017-11-18 21:01:35
上 传 者：
锂离子
说明： 基于Verilog在quartus平台上搭建的串口通信模型，适用于初学者。本实验所用RXD的波特率为9600，TXD波特率为9600×16，1位起始位，8位数据位（ASCII码），1位停止位，无奇偶校检位。接收数据时，至少连续采样8个周期都是“0”后，才认定为起始位，之后每隔16个周期取一次数据。
(Verilog based on the quartus platform to build a serial communication model, suitable for beginners.)
文件列表:
project2\FPGAtest.qar (18634, 2016-07-09)
project2\Key_RXD_TXD.qar (22826, 2016-07-09)
project2\ReceiveModule.qar (20968, 2016-07-09)
project2\SendModule.qar (19594, 2016-07-09)
project2\telecontrol.qar (34212, 2016-07-09)
project2 (0, 2016-07-10)
近期下载者：
相关文件：
收藏者：