计算器
所属分类：VHDL/FPGA/Verilog
开发工具：Verilog
文件大小：1KB
下载次数：11
上传日期：2017-12-22 09:11:38
上 传 者：
哈皮Q
说明： 用verilog语言实现了一个计算器alu，实现加减乘除的简单计算。
(Using Verilog language to achieve a simple calculator ALU, computing add, subtract, multiply and divide.)
文件列表:
计算器.txt (15903, 2017-12-22)
近期下载者：
相关文件：
收藏者：