No.201710061347=UART_Verilog
所属分类：VHDL/FPGA/Verilog
开发工具：Verilog
文件大小：55KB
下载次数：5
上传日期：2018-01-11 22:36:20
上 传 者：
记忆工人2017
说明： 1.硬件平台： FPGA；
2.编程语言： Verilog；
3.串口通信RS232的Verilog实现版本；
(1. hardware platform: FPGA;
2. programming language: Verilog;
The Verilog implementation version of 3. serial port communication RS232;)
文件列表:
.travis.yml (426, 2016-09-13)
AUTHORS (40, 2016-09-13)
COPYING (1064, 2016-09-13)
example (0, 2016-09-13)
example\ATLYS (0, 2016-09-13)
example\ATLYS\fpga (0, 2016-09-13)
example\ATLYS\fpga\Makefile (402, 2016-09-13)
example\ATLYS\fpga\common (0, 2016-09-13)
example\ATLYS\fpga\common\xilinx.mk (6093, 2016-09-13)
example\ATLYS\fpga\fpga.ucf (12556, 2016-09-13)
example\ATLYS\fpga\fpga (0, 2016-09-13)
example\ATLYS\fpga\fpga\Makefile (750, 2016-09-13)
example\ATLYS\fpga\lib (0, 2016-09-13)
example\ATLYS\fpga\lib\uart (12, 2016-09-13)
example\ATLYS\fpga\rtl (0, 2016-09-13)
example\ATLYS\fpga\rtl\debounce_switch.v (2576, 2016-09-13)
example\ATLYS\fpga\rtl\fpga.v (4379, 2016-09-13)
example\ATLYS\fpga\rtl\fpga_core.v (3861, 2016-09-13)
example\ATLYS\fpga\rtl\sync_reset.v (1615, 2016-09-13)
example\ATLYS\fpga\rtl\sync_signal.v (1743, 2016-09-13)
example\NexysVideo (0, 2016-09-13)
example\NexysVideo\fpga (0, 2016-09-13)
example\NexysVideo\fpga\Makefile (402, 2016-09-13)
example\NexysVideo\fpga\common (0, 2016-09-13)
example\NexysVideo\fpga\common\vivado.mk (3758, 2016-09-13)
example\NexysVideo\fpga\fpga.xdc (2212, 2016-09-13)
example\NexysVideo\fpga\fpga (0, 2016-09-13)
example\NexysVideo\fpga\fpga\Makefile (509, 2016-09-13)
example\NexysVideo\fpga\lib (0, 2016-09-13)
example\NexysVideo\fpga\lib\uart (12, 2016-09-13)
example\NexysVideo\fpga\rtl (0, 2016-09-13)
example\NexysVideo\fpga\rtl\debounce_switch.v (2576, 2016-09-13)
example\NexysVideo\fpga\rtl\fpga.v (4356, 2016-09-13)
example\NexysVideo\fpga\rtl\fpga_core.v (3431, 2016-09-13)
example\NexysVideo\fpga\rtl\sync_reset.v (1615, 2016-09-13)
example\NexysVideo\fpga\rtl\sync_signal.v (1743, 2016-09-13)
... ...
近期下载者：
相关文件：
收藏者：