timer0
所属分类：VHDL/FPGA/Verilog
开发工具：Verilog
文件大小：1KB
下载次数：5
上传日期：2018-02-08 16:23:09
上 传 者：
一粒尘埃
说明： 一个简单的timer，包括定时器，计数器功能模式，非常实用，供参考
(A simple timer, including timer, counter function mode, very practical, for reference.)
文件列表:
timer0.v (8667, 2017-03-28)
近期下载者：
相关文件：
收藏者：