dpll

所属分类:VHDL/FPGA/Verilog
开发工具:VHDL
文件大小:188KB
下载次数:10
上传日期:2018-03-01 14:24:31
上 传 者CrazyICer
说明:  数字全锁相环的介绍文章,讲述了数字锁相环的实现原理和实现步骤
(The introduction of the digital full phase locked loop is introduced, and the realization principle and the implementation steps of the digital phase locked loop are described)

文件列表:
基于FPGA-的高阶全数字锁相环的设计与实现.doc (253952, 2018-03-01)

近期下载者

相关文件


收藏者