Verilog-基本语法
所属分类：VHDL/FPGA/Verilog
开发工具：Verilog
文件大小：394KB
下载次数：2
上传日期：2018-03-06 21:26:05
上 传 者：
我法提了
说明： Verilog设计典型指导资料,有学习的价值
(Verilog design typical guidance information, has the value of learning)
文件列表:
Verilog-基本语法\Verilog-基本语法.pdf (1144258, 2017-12-15)
Verilog-基本语法 (0, 2018-03-06)
近期下载者：
相关文件：
收藏者：