digital_clock
所属分类：VHDL/FPGA/Verilog
开发工具：Verilog
文件大小：3KB
下载次数：2
上传日期：2018-04-13 08:33:40
上 传 者：
IT熊出没
说明： 自己用verilog HDL写的一个数字钟模块，包括校时功能，在Maxplusii下调试和下载通过
(A digital clock module written by Verilog HDL, including timing function, debugging and downloading through Maxplusii.)
文件列表:
clk_gen.v (790, 2005-11-05)
count6.v (532, 2005-11-07)
count10.v (537, 2005-11-07)
pp2.v (165, 2005-11-05)
top.v (3723, 2005-11-07)
top_tf.v (2068, 2005-11-05)
top.scf (27270, 2005-11-05)
近期下载者：
相关文件：
收藏者：