FIR设计实现sgh
所属分类：VHDL/FPGA/Verilog
开发工具：Quartus II
文件大小：25KB
下载次数：4
上传日期：2018-04-21 13:21:24
上 传 者：
韩冻少
说明： FIR滤波FPGA实现 ，已在仿真软件上验证实现，不是IP核，不是ip核。
(FIR filter FPGA implementation, has been verified in the simulation software, not IP core, not IP core.)
文件列表:
FIR设计实现sgh\Coe.xlsx (10187, 2016-12-29)
FIR设计实现sgh\FIRdesign.m (8935, 2017-01-16)
FIR设计实现sgh\FirParallel.v (10137, 2017-01-16)
FIR设计实现sgh\FIR滤波器设计指南.docx (14512, 2017-01-16)
FIR设计实现sgh\~$R滤波器设计指南.docx (162, 2017-01-16)
FIR设计实现sgh (0, 2017-01-16)
近期下载者：
相关文件：
收藏者：