4bit_mealy
所属分类：VHDL/FPGA/Verilog
开发工具：Verilog
文件大小：6KB
下载次数：2
上传日期：2018-04-21 16:11:49
上 传 者：
liki20
说明： Mealy machine is a state machine whose output is determined by the current state and the current inputs.
文件列表:
4bit_mealy\4bit_mealy.doc (26112, 2018-04-21)
4bit_mealy (0, 2018-04-21)
近期下载者：
相关文件：
收藏者：