FPGA_flash设计

所属分类:VHDL/FPGA/Verilog
开发工具:Verilog
文件大小:244KB
下载次数:4
上传日期:2018-04-21 21:37:17
上 传 者硅渣渣
说明:  我们的设计是用一个FSM控制器来控制发送什么命令,flash模块判断FSM发送过来的state信号来选择应该执行什么操作,当命令写入或者读出后,会发送一个flag_done命令,这个命令让我们判断上个指令是否完成,如果完成后FAM将发送下一个命令.
(Our design uses a FSM controller to control what commands are sent. The flash module judges the state signal sent by the FSM to select what operation should be performed. When the command is written or read out, a flag_done command is sent. This command lets us judge whether the last word is finished or if the FAM will be sent after completion. The next command)

文件列表:
FPGA_flash设计.docx (253853, 2017-07-09)

近期下载者

相关文件


收藏者