FPGA_实时时钟设计
所属分类:VHDL/FPGA/Verilog
开发工具:Verilog
文件大小:348KB
下载次数:9
上传日期:2018-04-21 21:49:42
上 传 者:
硅渣渣
说明: 通过配置DS1302芯片来实现实时时钟的监测,我们通过通过控制2个按键来选择我们要在数码管上显示的时间,按下按键1我们来显示周几,按下按键2来显示年月日,不按显示时分秒,这样显示复合我们的数字表的显示
(By configuring DS1302 chip to monitor the real-time clock, we select the time that we want to display on the digital tube by controlling 2 keys. Press key 1 to show the week, press the key 2 to show the year and month, not according to the display time, so that the display of the display of the display of our digital table.)
文件列表:
FPGA_实时时钟设计.docx (360189, 2017-06-21)
近期下载者:
相关文件:
收藏者: