mul_cycles2
所属分类：VHDL/FPGA/Verilog
开发工具：Verilog
文件大小：6KB
下载次数：4
上传日期：2018-04-25 16:33:30
上 传 者：
zbw
说明： 多周期verilog设计，5级流水线，CPU，测试文件。
(Multi cycle Verilog design, 5 level pipeline, CPU.)
文件列表:
mul_cycles2\mul_cycles2.cr.mti (2, 2017-05-24)
mul_cycles2\mul_cycles2.mpf (19055, 2017-05-24)
mul_cycles2\mul_cycles2.v (244, 2017-05-24)
mul_cycles2\mul_cycles2.v.bak (241, 2017-05-24)
mul_cycles2\mul_cycles2_th.v (2, 2017-05-24)
mul_cycles2\work\_info (82, 2017-05-24)
mul_cycles2\work (0, 2017-05-24)
mul_cycles2 (0, 2017-05-24)
近期下载者：
相关文件：
收藏者：