singen
所属分类：VHDL/FPGA/Verilog
开发工具：Verilog
文件大小：51KB
下载次数：2
上传日期：2018-05-07 19:23:24
上 传 者：
hljshijian
说明： 在FPGA硬件平台上，生成一个IP核，调用IP核来形成信号发生单元
(A sin generater based on IP core in FPGA)
文件列表:
singen\data.mif (1869, 2015-12-18)
singen\data.ver (560, 2018-04-27)
singen\DATAROM.v (6486, 2018-04-27)
singen\sin.v (267, 2018-04-27)
singen\singenerate.cr.mti (722, 2018-04-27)
singen\singenerate.mpf (20729, 2018-04-27)
singen\sin_tb.v (276, 2018-04-27)
singen\vsim.wlf (90112, 2018-04-27)
singen\work\_info (1300, 2018-04-27)
singen\work\_vmake (26, 2018-04-27)
singen\work\@d@a@t@a@r@o@m\verilog.prw (1821, 2018-04-27)
singen\work\@d@a@t@a@r@o@m\verilog.psm (17224, 2018-04-27)
singen\work\@d@a@t@a@r@o@m\_primary.dat (1798, 2018-04-27)
singen\work\@d@a@t@a@r@o@m\_primary.dbs (1251, 2018-04-27)
singen\work\@d@a@t@a@r@o@m\_primary.vhd (257, 2018-04-27)
singen\work\sin\verilog.prw (264, 2018-04-27)
singen\work\sin\verilog.psm (4432, 2018-04-27)
singen\work\sin\_primary.dat (391, 2018-04-27)
singen\work\sin\_primary.dbs (573, 2018-04-27)
singen\work\sin\_primary.vhd (230, 2018-04-27)
singen\work\sin_tb\verilog.prw (412, 2018-04-27)
singen\work\sin_tb\verilog.psm (4864, 2018-04-27)
singen\work\sin_tb\_primary.dat (392, 2018-04-27)
singen\work\sin_tb\_primary.dbs (547, 2018-04-27)
singen\work\sin_tb\_primary.vhd (242, 2018-04-27)
singen\__Previews\sin_tb.vPreview (13987, 2018-05-02)
singen\__Previews\sin.vPreview (13227, 2018-05-02)
singen\work\@d@a@t@a@r@o@m (0, 2018-04-27)
singen\work\sin (0, 2018-04-27)
singen\work\sin_tb (0, 2018-04-27)
singen\work\_temp (0, 2018-04-27)
singen\work (0, 2018-04-27)
singen\__Previews (0, 2018-05-02)
singen (0, 2018-04-27)
近期下载者：
相关文件：
收藏者：