32.carry_chains
所属分类：VHDL/FPGA/Verilog
开发工具：Verilog
文件大小：10KB
下载次数：0
上传日期：2018-05-24 11:30:11
上 传 者：
ZHANGIN
说明： carry_chains 这个verilog netlist是一个验证模型，它使用的模拟原语可能不代表设备的真正实现，但是netlist在功能上是正确的，不应该被修改。这个文件不能被合成，并且应该只与支持的模拟工具一起使用
(This verilog netlist is a verification model and uses simulation primitives which may not represent the true implementation of the device, however the netlist is functionally correct and should not be modified. This file cannot be synthesized and should only be used with supported simulation tools.)
文件列表:
32.carry_chains (0, 2015-11-15)
32.carry_chains\rtl (0, 2015-11-15)
32.carry_chains\rtl\carry_chains.v (840, 2011-01-28)
32.carry_chains\rtl\tb.v (1066, 2011-01-28)
32.carry_chains\synth (0, 2015-11-15)
32.carry_chains\synth\carry_chains.ucf (66, 2011-01-28)
32.carry_chains\synth\netgen (0, 2015-11-15)
32.carry_chains\synth\netgen\par (0, 2015-11-15)
32.carry_chains\synth\netgen\par\carry_chains_timesim.sdf (8619, 2011-01-28)
32.carry_chains\synth\netgen\par\carry_chains_timesim.v (10324, 2011-04-30)
32.carry_chains\synth\netgen\synthesis (0, 2015-11-15)
32.carry_chains\synth\netgen\synthesis\carry_chains_synthesis.v (4740, 2011-04-30)
32.carry_chains\synth\netgen\translate (0, 2015-11-15)
32.carry_chains\synth\netgen\translate\carry_chains_translate.v (5647, 2011-04-30)
32.carry_chains\synth\synth.xise (6000, 2011-01-28)
近期下载者：
相关文件：
收藏者：