serdes_k7_if
所属分类：VHDL/FPGA/Verilog
开发工具：Verilog
文件大小：1KB
下载次数：8
上传日期：2018-07-07 12:31:32
上 传 者：
china19491001
说明： xilinx高速收发器接收发送数据解析模块
(Xilinx high speed transceiver receives send data analysis module)
文件列表:
serdes_k7_if.v (8772, 2015-07-26)
近期下载者：
相关文件：
收藏者：