yangAD
所属分类：VHDL/FPGA/Verilog
开发工具：Verilog
文件大小：7KB
下载次数：12
上传日期：2018-07-12 09:34:49
上 传 者：
sangzi
说明： 对AD7656采集的数据进行放大，跨时钟域转换，通过SRAM缓存输出
(Amplify the data collected by the AD7656, convert across the clock domain, and output through the SRAM buffer.)
文件列表:
Ctrl_AD7656.v (4663, 2018-04-20)
fangdadianlu.v (2307, 2018-04-06)
fifo_test.v (4137, 2018-05-02)
sram_fifo.v (5211, 2018-05-03)
sram_fifo_test.v (5150, 2018-05-03)
近期下载者：
相关文件：
收藏者：