ram
所属分类：VHDL/FPGA/Verilog
开发工具：Verilog
文件大小：9KB
下载次数：6
上传日期：2018-07-15 19:58:50
上 传 者：
tangshunchen
说明： 用于异步ram的读写程序，于vivado16.4实测验证
(The program for asynchronous RAM read and write is verified by vivado16.4.)
文件列表:
ram (0, 2018-07-11)
ram\ram.cache (0, 2018-07-11)
ram\ram.cache\wt (0, 2018-07-11)
ram\ram.cache\wt\java_command_handlers.wdf (399, 2017-07-03)
ram\ram.cache\wt\synthesis.wdf (3281, 2017-07-03)
ram\ram.cache\wt\synthesis_details.wdf (97, 2017-07-03)
ram\ram.cache\wt\webtalk_pa.xml (1510, 2017-07-03)
ram\ram.runs (0, 2018-07-11)
ram\ram.runs\.jobs (0, 2018-07-11)
ram\ram.runs\.jobs\vrs_config_1.xml (233, 2017-07-03)
ram\ram.runs\.jobs\vrs_config_2.xml (233, 2017-07-03)
ram\ram.runs\synth_1 (0, 2018-07-11)
ram\ram.runs\synth_1\runme.log (17117, 2017-07-03)
ram\ram.srcs (0, 2018-07-11)
ram\ram.srcs\sources_1 (0, 2018-07-11)
ram\ram.srcs\sources_1\new (0, 2018-07-11)
ram\ram.srcs\sources_1\new\xilinx_dual_port_ram_async.v (876, 2017-07-03)
ram\ram.srcs\sources_1\new\xilinx_one_port_ram_sync.v (877, 2017-07-03)
ram\ram.xpr (3934, 2017-07-03)
近期下载者：
相关文件：
收藏者：