UART串口实验
所属分类：VHDL/FPGA/Verilog
开发工具：Quartus II
文件大小：3KB
下载次数：1
上传日期：2018-08-02 00:19:46
上 传 者：
haibenben
说明： 实现串口传输，使用Verilog HDL语言，此代码通过实验箱验证
(Serial port transmission, using Verilog HDL language, this code is verified through the experimental box.)
文件列表:
UART串口实验 (0, 2018-07-25)
UART串口实验\bps_clk.txt (1151, 2018-07-25)
UART串口实验\debounce.txt (731, 2018-07-25)
UART串口实验\receive.txt (1708, 2018-07-25)
UART串口实验\send.txt (1432, 2018-07-25)
UART串口实验\UART.txt (1188, 2018-07-25)
近期下载者：
相关文件：
收藏者：