TDC
所属分类：VHDL/FPGA/Verilog
开发工具：Verilog
文件大小：61KB
下载次数：4
上传日期：2018-09-27 23:47:35
上 传 者：
sh-1993
说明： 抽头延迟线TDC的Verilog实现
(Verilog implementation of a tapped delay line TDC)
文件列表:
COARSECOUNTER.v (1223, 2018-09-28)
DECODESTART.v (1130, 2018-09-28)
DECODESTOP.v (1013, 2018-09-28)
DNL_INL_calculation.m (4022, 2018-09-28)
Defines.v (995, 2018-09-28)
FINETDC.v (2674, 2018-09-28)
TDCMODULE.v (7963, 2018-09-28)
TDC_FIFO_700kHz_10000Measures.txt (570312, 2018-09-28)
TDC_TOP.v (1471, 2018-09-28)
近期下载者：
相关文件：
收藏者：