FPGA_constraints
所属分类：VHDL/FPGA/Verilog
开发工具：DOS
文件大小：868KB
下载次数：13
上传日期：2011-05-20 10:02:40
上 传 者：
wjhdmmm
说明： 这是关于FPGA时序约束的文档，属于入门级介绍。在逻辑设计尤其是高速设计时，时序约束是必不可少的！
(This is the documentation on the FPGA timing constraints, are entry-level introduction. High-speed logic design, especially in the design, timing constraints is essential!)
文件列表:
FPGACPLD约束设计.pdf (1482565, 2011-05-20)
近期下载者：
相关文件：
收藏者：