64位乘法器
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：1KB
下载次数：22
上传日期：2018-12-07 22:02:42
上 传 者：
forget12345
说明： 基于fpga的64位乘法器的实现，基于Verilog
(Implementation of 64-bit multiplier based on FPGA)
文件列表:
mul_4.v (759, 2018-10-31)
mul_4_tb.v (343, 2018-10-31)
string10010_tb.v (332, 2018-11-03)
string10010.v (1169, 2018-11-03)
mul.v (289, 2018-10-21)
近期下载者：
相关文件：
收藏者：