chuankou
所属分类：其他
开发工具：Verilog
文件大小：7206KB
下载次数：1
上传日期：2018-12-25 17:00:10
上 传 者：
卡徒
说明： 一个用 verilog 实现的对FPGA串口进行控制的，串口控制器源代码
(A serial port of FPGA is controlled by verilog. The source code of serial port controller)
文件列表:
lab5\APP\serial_port_utility_latest.exe (7447240, 2016-05-18)
lab5\btn_debounce.v (791, 2016-11-15)
lab5\code_ctl.v (1313, 2016-11-15)
lab5\data_show.v (1169, 2016-11-15)
lab5\delay_10ms.v (939, 2016-11-15)
lab5\H2L_detect.v (326, 2016-11-15)
lab5\input_signal_processing.v (1424, 2016-11-15)
lab5\L2H_detect.v (326, 2016-11-15)
lab5\meta_harden.v (405, 2016-11-15)
lab5\number_encode.v (1918, 2016-11-15)
lab5\out_ctl.v (304, 2016-11-15)
lab5\reverse_detect.v (345, 2016-11-15)
lab5\rx_band_gen.v (883, 2016-11-15)
lab5\rx_ctl.v (2082, 2016-11-15)
lab5\rx_top.v (762, 2016-11-15)
lab5\scan_data.v (1497, 2016-11-15)
lab5\sim\uart_top_tb.v (2755, 2016-11-15)
lab5\tx_band_gen.v (843, 2016-11-15)
lab5\tx_ctl.v (2016, 2016-11-15)
lab5\tx_top.v (660, 2016-11-15)
lab5\uart_demo.v (1626, 2016-11-15)
lab5\uart_top.v (2289, 2016-12-12)
lab5\xdc\uart.xdc (3157, 2016-12-12)
lab5\APP (0, 2018-10-17)
lab5\sim (0, 2018-10-17)
lab5\xdc (0, 2018-10-17)
lab5 (0, 2018-10-17)
近期下载者：
相关文件：
收藏者：