fpll
所属分类：VHDL/FPGA/Verilog
开发工具：Verilog
文件大小：3KB
下载次数：3
上传日期：2019-01-25 13:15:16
上 传 者：
shuanghuang
说明： 当频率偏差很大时，锁相环跟踪的速度会很慢，甚至跟踪不上。FPLL模块里面专门加了这方面的功能，先将频率跟上，然后再跟着相位。使得锁相环使用范围更广。
(When the frequency deviation is large, the tracking speed of PLL will be very slow, or even can not be tracked. In FPLL module, this function is specially added. First the frequency is kept up, then the phase is followed. The PLL can be used more widely.)
文件列表:
fpll.v (18190, 2010-08-04)
近期下载者：
相关文件：
收藏者：