clock
所属分类：VHDL/FPGA/Verilog
开发工具：Verilog
文件大小：38KB
下载次数：2
上传日期：2019-04-22 16:49:00
上 传 者：
wing999
说明： 时钟信号，实现闹钟，12/24小时转换，整点报时功能
(Clock signal, alarm clock, 12/24 hour conversion, full-time alarm function)
文件列表:
clock\_xmsgs (0, 2019-04-22)
clock\_xmsgs\pn_parser.xmsgs (742, 2019-04-22)
clock\_xmsgs\xst.xmsgs (1860, 2019-04-22)
clock\clock.cmd_log (178, 2019-04-22)
clock\clock.gise (5181, 2019-04-22)
clock\clock.lso (6, 2019-04-22)
clock\clock.prj (24, 2019-04-22)
clock\clock.syr (5062, 2019-04-22)
clock\clock.ucf (0, 1980-01-01)
clock\clock.v (12489, 2019-04-22)
clock\clock.xise (34207, 2019-04-22)
clock\clock.xst (1137, 2019-04-22)
clock\clock_envsettings.html (9714, 2019-04-22)
clock\clock_summary.html (3979, 2019-04-22)
clock\clock_xst.xrpt (9012, 2019-04-22)
clock\ipcore_dir (0, 2019-04-22)
clock\iseconfig (0, 2019-04-22)
clock\iseconfig\clock.projectmgr (4808, 2019-04-22)
clock\iseconfig\clock.xreport (20404, 2019-04-22)
clock\pa.fromHdl.tcl (0, 2019-04-22)
clock\planAhead_run_1 (0, 2019-04-22)
clock\planAhead_run_1\planAhead_run.log (0, 2019-04-22)
clock\planAhead_run_2 (0, 2019-04-22)
clock\planAhead_run_2\planAhead_run.log (0, 2019-04-22)
clock\planAhead_run_3 (0, 2019-04-22)
clock\planAhead_run_3\planAhead_run.log (0, 2019-04-22)
clock\planAhead_run_4 (0, 2019-04-22)
clock\planAhead_run_4\planAhead_run.log (0, 2019-04-22)
clock\planAhead_run_5 (0, 2019-04-22)
clock\planAhead_run_5\planAhead_run.log (0, 2019-04-22)
clock\webtalk_pn.xml (2929, 2019-04-22)
clock\xst (0, 2019-04-22)
clock\xst\dump.xst (0, 2019-04-22)
clock\xst\dump.xst\clock.prj (0, 2019-04-22)
clock\xst\dump.xst\clock.prj\ngx (0, 2019-04-22)
clock\xst\dump.xst\clock.prj\ngx\notopt (0, 2019-04-22)
clock\xst\dump.xst\clock.prj\ngx\opt (0, 2019-04-22)
clock\xst\projnav.tmp (0, 2019-04-22)
clock\xst\work (0, 2019-04-22)
clock\xst\work\hdllib.ref (558, 2019-04-22)
... ...
近期下载者：
相关文件：
收藏者：